Проверка выполнимости булевых формул (SAT) широко применяется при решении современных задач автоматизации проектирования микроэлектроники. Важным приложением такой задачи является проектирование логических цепей с заданными характеристиками из заданного набора логических вентилей. Для решения SAT-задачи можно применять как стандартные решатели, так и современные оптимизационные инструменты, в том числе относительно новый инструмент аппаратного решения задачи квантового отжига. Решение данной задачи может выполняться на системе квантового отжига с помощью построения по особым правилам так называемой булевой сети и выбора соответствующей целевой функции. В статье рассматривается практическое применение квантового отжига к построению коротких логических цепей с помощью решения SAT-задачи на основе предложенных в литературе методов, а также проводится анализ практических аспектов применения таких методов к построению квантовых цепей.